（原标题：芯片架构，愈发复杂）

如果您但愿不错频频碰面，接待标星储藏哦~

起原：内容编译自semiengineering，谢谢。

从单片 SoC 到基于小芯片的联想的转移为处于前沿的联想团队带来了一系列令东谈主困惑的选择和量度，而且跟着第三方小芯片启动涌入市集，选择的数目只会加多。

关联词，这并莫得收缩东谈主们对小芯片的深嗜，出于多种原因，小芯片被以为对将来几代半导体至关紧迫。其中包括：

东谈主工智能，不管是在数据中心、汽车如故手机中，王人需要性能的大幅升迁，使用更少的功耗来更快地处理大批数据；

用于附加功能的芯单方面积正在加多，况兼电线和SRAM的扩展速率不再充足快以将它们装置到单个芯片上，因此它们被认识成更小的芯片并拼装在先进的封装中；

将复杂的芯片认识成更小的部件不错兑现更多的定制，罕见是对于特定范畴的应用法子，况兼在将来某个时候可能责问资本并加速上市时间 - 罕见是如果即插即用的芯片市集变得可行。

Synopsys高性能计较 IP 责罚决策产物料理副总裁 Mick Posner 默示：“咱们展望，本年约 50% 的高性能计较将接纳多芯片联想。这可能还比较保守。但 100% 的 AI 联想王人是多芯片的。由于它们需要高带宽和可扩展性，因此必须这么联想。咱们看到的另一个趋势将再次转变一切，那即是 3D，这意味着逻辑到逻辑的堆叠。咱们看到 2025 年将有更多的客户进入原型阶段，准备进行 3D 联想。他们还莫得插足坐褥，因为他们需要考证诸如芯片之间的搀杂键合和硅通孔之类的工夫。面临面键合会对他们的联想产生影响，也会对 IP 产生很大的影响。”

越来越多的 IP 被固化为芯片。大型系统公司面前约占顶端联想的 45%，但在斥地此类 IP 方面警戒有限。英特尔和 AMD 等处理器巨头之前王人是里面斥地总共 IP，现在他们但愿通过应用第三方芯片来责问资本并加速上市时间。这催生了一个全新的生态系统，这个生态系统专注于定制和半定制芯片，以及多样拼装和封装选项、新式 PHY 以及散热的新材料和策略。

跟着单片联想演变为小芯片联想，Siemens EDA 不雅察到了许多变化。“在单片联想中，信号完整性往常是由 PCB 方面的孤苦团队完成的，他们将这门工夫作念到了极致，”西门子 EDA 产物巨匠 Subramanian Lalgudi 说。“他们有一个对于何如签署合规性的历程。如今，小芯片有不同的合同——USB PCIe、MIPI、SATA。历程很知晓。如果你是芯片联想师，联想收发器，或者你是像惠普这么的电路板东谈主员，或者是其他联想电路板的东谈主，或者你是一家中继器公司，试图选择、放大并发送信号，那么历程就很知晓了，圭臬也在络续发展，以餍足发送器所需的合规性。但中继器需要适当什么圭臬呢？选择器需要适当什么圭臬，不管是串行圭臬如故并行圭臬？串行是点对点的。并行基本上是 DDR 应用，但 PCB 中的每位能量王人非常高，因此他们不错容忍。它的名义面积更大。”

当芯片如故单一刹，只消独有沟通。“莫得圭臬化，”Lalgudi 说。“当 chiplet 出刻下，他们需要进行静态时序分析，这是一项时钟到时钟的任务，以确保总共位王人依期到达，然后材干锁定并奉行操作。有一个诞生时间。他们有一个保抓时间。这也曾被称为静态时序分析，但当他们引入 chiplet 时，这意味着 chiplet 东谈主员或坐褥商可能与将它们集成在沿路的东谈主不同。英特尔和 AMD 如故展示了这少量。英特尔接纳了 FPGA 联想，他们不错搀杂搭配东西。他们不错在一个工夫节点上连续使用处理器，也不错在较旧的工夫节点上使用 chiplet。这是有利的，因为现在他们不错专注于他们真实擅长的范畴。”

分区至关紧迫

联想团队需要了解的第一件事是何如分区小芯片系统。Alphawave Semi公司 IP 产物营销和料理副总裁 Letizia Giuliano讲明说：“率先要天然认识的是 I/O。这些类型的构建块不会跟着工艺节点而扩展。将它们保留在较旧的工艺节点中，将计较智商保留在先进的工夫节点中更容易。咱们与客户沿路作念的第一件事即是匡助他们认识系统。因此，咱们盘考 I/O 认识和内存认识。咱们还盘考计较，他们不错应用最新工夫以及使用顶端工夫节点的最新功率和性能上风。”

如今，各家公司在 Chiplet 接纳弧线上所处的位置各别很大。“咱们看到两类客户，” Blue Cheetah产物工程副总裁 John Lupinski 默示。“一类客户仍在学习 Chiplet 并试图弄明晰，他们知谈他们的产物最终必须基于 Chiplet。他们试图了解互连封装工夫、它们能作念什么以及它们不错兑现的带宽。第二类客户正试图推出真实的责罚决策，以便在会议上进行坐褥演示。他们知谈每秒稀有百兆位，他们正试图将其从一个 Chiplet 调度到另一个 Chiplet。”

面前，许多高知名度的芯片责任王人蚁集于此，尤其是数据中心、工业和汽车应用。天然 UCIe 和 Bunch of Wires 提供了一种蚁集建立的圭臬时势，但这只是一个更浩劫题中的一个紧迫部分。使用这些圭臬化合同将数据传入和传出芯片，并将其路由到需要去的场所，为多样可能性掀开了大门，率先是通过物理层 (PHY) 移动数据。往常，PHY 主淌若独有的，因为大多数芯片王人是里面斥地的（HBM 以外）。但跟着越来越多的第三方芯片被纳入联想中，东谈主们越来越关爱何如提高数据速率并确保每个级别数据的完整性。

Eliyan首席奉行官 Ramin Farjadrad 默示：“如果在两头使用兼并供应商的 PHY，则险些不错保证宽泛责任。这种互操作性之是以迟迟未能进入市集，一个紧迫原因是大公司让客户感到担忧，除非在两头使用换取的工夫，不然无法保证其概况获胜或无缺地责任。这些 PHY 与现在的 SerDes 并无不同。事实上，它们比 SerDes 更粗浅，因为通谈很粗浅。它们莫得分歧，而且不错温暖接纳和构建互操作性。”

其他东谈主也本旨这一不雅点。“客户正在寻找的是最低功率建立下的最大带宽，”Blue Cheetah 的 Lupinski 说谈。“只消两种挨次不错作念到这少量。其中之一是使用传统架构，如 SerDes。一些 UCIe 供应商只是在提高时钟频率。问题是你的每比特皮焦耳也在大幅加多。如果你尝试接纳其中一个宏来兑现每秒 100 兆兆位，你的功耗将相等无边。”

这是现在关爱的一大范畴。数据从芯片到芯片或从芯片到内存的移动速率对建立的全体性能有很大影响，况兼有多种挨次不错责罚这个问题。频频，时钟决策是同步的，以便不错认识然后组合来自多线程应用法子的计较。任何时候的任何延伸王人会加多延伸，从而裁减赢得效果的时间。或者粗浅地说，系统的速率只取决于该链中最慢的组件。

但时钟也不错是全局异步和局部同步的，从而最大限制地减少这些延伸。Movellus 战术营销副总裁 Lee Vick 默示：“由于对带有芯片接口的当代联想的限度，传统工夫的时序限度变得过于复杂和粗重。如果你有局部时钟，这频频会发生在 NoC 上，而 NoC 是大多数传统架构的一部分。异步挨次的责任量要大一些，但与传统时钟联想工夫比拟，它给你的解放度使它值得。”

PHY 也不错定制以提高性能。Eliyan 首席战术和业务官 Patrick Soheili 默示：“如果我思打造一款 NVIDIA Blackwell 2 芯片，我需要尽可能高的带宽、尽可能低的功耗、尽可能大的每毫米边际带宽和尽可能小的 PHY 面积。”这些对于 NVIDIA、Broadcom、Intel 和 AMD 等公司来说相等紧迫。总共这些芯片的运行速率王人在每毫米每秒 5 到 20 兆兆位之间。如果莫得这些，那么蚁集在沿路的两个 GPU 就不会像一个芯片一样责任。你会在延伸、功耗和性能方面有所欠缺。”

数据和电源完整性

映射数据如安在总共这些异构组件之间移动并非易事，需要在联想周期的早期就沟通到这少量。

Arteris产物料理和营销总监 Ashley Stevens 默示：“有两种基本挨次。这取决于你是否从上而下全面了解总共事物，如故从下而上凝视联想，即先作念某件事，然后将其与其他事物关连起来。从上至下的挨次要粗浅得多，因为你知谈要盘考什么，也知谈系统中总共内容是何如分区的。举例，你知谈通盘系统的内存映射。你知谈那里有什么，而如果你有一个系统，你野心蚁集到猖狂的芯片、第三方或其他任何东西。那么由于多种原因，它会变得愈加复杂。其中之一即是考证，因为当你接纳从上至下的挨次时，你不错沿路考证通盘系统。然则如果你接纳从下到上的挨次，如果咱们莫得系统的另一部分，那么你就需要相等明确的接口，不管是硬件如故软件。”

除了快速的数据移动之外，数据还需要保抓完整，处理和移动数据的智商也不异如斯。

是德科技信号完整性应用科学家兼高速数字应用产物司理 Chun-Ting “Tim” Wang Lee 默示：“在芯片中，由于总共芯片王人是分开的，因此咱们领有许多不同的芯片到芯片蚁集，这意味着信号完整性变得相等紧迫。天然，当你领有不同的芯一刹，电源也会位于不同的芯片上。你要何如将电源分派给总共其他芯片？这即是为什么电源完整性也会成为芯片中的一个问题。而且，一朝你有电源完整性问题，就会有热完整性问题。它会加重问题。”

在最近的 Chiplet 峰会上，许多巨匠王人抒发了不异的办法。Cadence 的 Voltus 产物料理组总监 Rajat Chaudhry 默示：“在较旧的 SoC 联想立场中，你知谈你有一个不错启动联想的封装，假定你将在联想的电源引脚上赢得一定的干净电源。现在你有多个 chiplet，你必须为通盘系统诞生早期模子，不管你使用哪种封装立场。你必须为电源完整性而这么作念，但它也不错用于探索哪种挨次更恰当你的系统。什么样的工夫或多芯片封装立场可行，不错餍足你思要作念的事情的抵制？这是 chiplet 最大的变化之一。是以现在最紧迫的是尽早确保你是竣工极端如故约莫正确？你真实能让这个系统从电源完整性的角度宽泛责任吗？”

图 2：使用不同材料的多芯片团员和优化。

起原：Cadence

热完整性又加多了另一个挑战。热应力会导致基板翘曲，基板越薄，越容易翘曲。这对于需要特殊处理的有机中介层来说尤其成问题，但它也会影响大型硅中介层。基板越薄，通过该基板的互连越短，互连不错是硅/基板通孔或微凸块。较短的距离可提高全体性能并减少驱动信号所需的功率，但翘曲会变得愈加成问题。它可能导致通孔错位，尤其是热推广总共不同期，而这反过来会对性能、功率和信号完整性产生负面影响。

桥接是另一种选择，而且越来越多地将其与中介层搀杂使用。骨子上，这些桥接和中介层被分割成更小的部分以最大限制地减少热效应，但这种挨次自己也带来了一系列问题。

Synopsys 的 Posner 默示：“这不单是是一座桥梁。你不错领有多座桥梁。它们仍然受到换取的压力和应变，但由于它是一个横截面，因此影响较小。但跟着通盘封装的全体尺寸加多，热推广仍将施展作用。如果你望望数据中心部署的一些架构，你就会明白为什么桥接器恰当。这些是精良蚁集的计较集群，骨子计较是在其中扩展的。有相等精良的基于中介层的蚁集，但外围建立可能会蚁集到 I/O 芯片，该芯片可能位于有机基板上。这恰当这种桥接架构，搀杂和匹配相等密集的互连，然后是更宽、更低的每毫米带宽互连。”

量度因应用而异

并非总共芯片王人是一样的，也不是总共芯片在压力下或不同的封装建立下王人会施展换取。

“咱们看到，不同应用中使用的芯片的各别化越来越骄贵，”弗劳恩霍夫 IIS自适当系统工程部高效电子追究东谈主 Andy Heinig 默示。“在工业和汽车范畴，芯片必须愈加坚固。这意味着温度轮回、机械坚固性、振动测试。这与咱们在数据中心看到的情况竣工不同。在芯片发展的早期，似乎你不错对总共应用使用换取的集成工夫、换取的 IP 和换取的东西。但事实并非如斯。你需要针对不同应用提供相等具体的封装责罚决策和 IP。”

这也会影响小芯片的资本。“如果你望望汽车行业，每个封装的资本可能只消 20 好意思元，”Heinig 说。“在数据中心，每个封装的资本可能高达 2,000 好意思元。证实不同类型的封装，资本领域很大。咱们需要不同价钱类别的不同封装类型。”

论断

小芯片提供了极大的联想解放，并有可能大幅提高性能和功率。事实上，东谈主们普遍惦记可能莫得充足的功率来运行正在有考虑的总共 AI 数据中心。

西门子 EDA首席奉行官 Mike Ellow 指出：“就为总共电子建立供电所需的电力而言，咱们正处于一个发展轨迹上，因此，咱们的最好利益即是尽量减少这一发展轨迹。环球所需的数据中心数目将会加多。但在现存数据中心的电力占用空间中，您能否将容量加多三倍、四倍或五倍，并回收与之关连的资源？这是一个道理道理的问题？”

这也需要更多地关爱骨子责任量、经济性和物理定律，总共这些王人可能结巴架构师股东这种挨次的发展。先进芯片联想的将来无疑是异构的，但它也相等复杂。适当这种挨次并找出什么不错最好地兑现自动化以及何如兑现自动化需要时间。有好多旋钮需要动掸，面前仍有好多问题，比如什么在那处最有用以及为什么。

https://semiengineering.com/chip-architectures-becoming-much-more-complex-with-chiplets/

半导体宏构公众号保举

专注半导体范畴更多原创内容

关爱环球半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，如果有任何异议，接待关连半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第4023期内容，接待关爱。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦九游会J9